功率超声电源谐振器电路设计方案0兴宁

功率超声电源谐振器电路设计方案

功率超声电源谐振器电路设计方案 2012年08月30日 来源： 1电流检测 电流检测采用LEM的LTS一6一NP，该器件是一全整合了ASIC以及磁场收集装置，可直接测量AC和DC电流的集成化的霍尔传感器。频带范围可到IOOKHz。这款传感器提供全面的绝缘(不需要光耦)和高灵敏度(每安培可以输出20mV到200mV)并且没有插入损耗。非接触测量方式可以避免对电流测量等级的限制，可直接通过固定在印制电路板，降低设备成本。 2 A／D转换 采用TI公司的TCL549，该芯片是美国德州仪器公司生产的8位串行A／D转换器芯片。可与通用微处理器、控制器通过i／OCLOCK、CS、DATA OUT三条U线进行串行接口。具有4MHz片内系统时钟和软、硬件控制电路，转换时间最长17 us，TLC549允许的最高转换速率为40000次／s。总火调误差最大为±0．5LSB，典型功耗值为6mW。采用差分参考电压高阻输入，抗T扰能力强，且可按比例量程校准转换范围。 TLC549均有片内系统时钟，该时钟与i／oCLOCK是独立I作的，无须特殊的速度或相位匹配。其工作时序如图7所示，当CS为高时，数据输出(DATA OUT)端处于高阻状态，此时I／0 CLOCK不起作用。这种CS控制作用允许在同时使用多片TLC549时，共i／oCLOCK，以减少多路(片)A／D并用时的i／o控制端口。工作过程如下：>

(1)将CS置低。内部电路在测得CS下降沿后，再等待两全内部时钟上升沿和一全下降沿后，然后确认这一变化，最后自动将前一次转换结果的最高位(D7)位输出DATA OUT端上。 (2)前四全时钟剧期的下降沿依次移出第2、3、4和第5全位(D6、D5、D4、D3)，片上采样保持电路在第4个i／o CLOCK下降沿开始采样模拟输入。 (3)接下来的34-时钟剧期的下降沿将移出第6、7、84-转换位(D2、Dl、DO)。 (4)最后，片上采样保持电路在第8全I／OCLO哑剧期的下降沿将移出第6、7、84-转换位(D2、Dl、DO)。保持功能将持续4全内部时钟剧期，然后开始进行32全内部时钟剧期的A／D转换。第8全i／oCLOCK后，CS必须为高，或i／o CLOCK保持低电平，保持和转换I作的完成。如果CS为低时I／O CLOCK上出现一全有效干扰脉冲，则微处理器／控制器将与器件的I／O时序火去同步：若CS为高时出现一次有效低电平，则将使引脚重新初始化，从面脱离原转换过程。 在36全内部系统时钟剧期结束之前，实施步骤(1)～(4)，可重新启动一次新的A／D转换；同时止在进行的转换终止，此时输出的是前一次的转换结果面不是止在进行的转换结果。若要在特定的时刻采样模拟信号，应使第8全时钟的下降沿与该时刻对应，因为芯片虽在第4全时钟时钟下降沿开始采样，却在第8全时钟的下降沿开始保存。

钢筋残余变形测量仪

伺服压力试验机系列

摩擦磨损试验机